Use este identificador para citar ou linkar para este item: http://repositorio.roca.utfpr.edu.br/jspui/handle/1/10085
Título: Implementação de um inversor multinível monofásico com seis chaves semicondutoras controlado por dispositivo FPGA
Título(s) alternativo(s): Implementation of a single phase multilevel inverter with six power semiconductors controlled by FPGA device
Autor(es): Biava, Hiuri Franchinconi
Francisco, Mariana Salamoni
Coelho, Michella Aguiar
Orientador(es): Assef, Amauri Amorin
Palavras-chave: Inversores elétricos
Eletrônica de potência
Modulação (Eletrônica)
Circuitos lógicos
VHDL (Linguagem descritiva de hardware)
Arranjos de lógica programável em campo
Engenharia elétrica
Electric inverters
Power electronics
Modulation (Electronics)
Logic circuits
VHDL (Computer hardware description language)
Field programmable gate arrays
Electric engineering
Data do documento: 16-Jun-2016
Editor: Universidade Tecnológica Federal do Paraná
Câmpus: Curitiba
Referência: BIAVA, Hiuri Frachinconi; FRANCISCO, Mariana Salamoni; COELHO, Michella Aguiar. Implementação de um inversor multinível monofásico com seis chaves semicondutoras controlado por dispositivo FPGA. 2016. 103 f. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica) - Universidade Tecnológica Federal do Paraná, Curitiba, 2016.
Resumo: Nas aplicações contemporâneas a conversão de energia elétrica eficiente tem se tornado cada vez mais importante. Nesse contexto, os conversores multiníveis se destacam dentre os principais sistemas de eletrônica de potência para conversões CC-CA. Este trabalho apresenta o estudo e implementação de um inversor monofásico de tensão, utilizando a topologia multinível em cascata com cinco níveis e seis chaves semicondutoras. O circuito é controlado por um dispositivo de lógica reconfigurável FPGA com a técnica de modulação por largura de pulsos implementada com uso da linguagem VHDL. Foram realizadas simulações com diferentes fatores de modulação de amplitude para verificar o comportamento do código de controle e também do projeto como um todo. Foi validado o circuito driver responsável pela transferência isolada do sinal lógico das saídas programadas no FPGA. Esse mecanismo aciona diretamente os gates de cada IGBT que compõe o circuito do inversor. Além disso, foi desenvolvido o layout para geração do arquivo PCB utilizado na produção da placa. Os resultados foram obtidos pelo carregamento puramente resistivo e resistivo-indutivo do circuito, simulando a aplicação de um motor como carga. As análises de resultados consideraram fatores de modulação de amplitude diferentes, assim como, estudo do espectro harmônico em carga resistivaindutiva. Por fim, observou-se o funcionamento adequado do circuito conforme esperado segundo as simulações.
Abstract: In nowadays applications the efficient conversion of electrical energy has become greatly important. In this context, multilevel converters stand out amoung the main power electronics components for DC-AC conversion. This paper presents a study and implementation of a single-phase voltage inverter, using the multilevel topology cascaded with five levels and six semiconductor switches. The circuit is controlled by FPGA with the pulse width modulation technique implemented using VHDL language. Simulations were performed with different amplitude modulation factors to verify the control code’s behaviour and also the complete project. The driver circuit was validated. It is responsible for isolated transfer of the outputs programmed’s logic signal in the FPGA. This mechanism directly drives the gates of each IGBT that compose the inverter circuit. Moreover, the layout was developed to generate the PCB file used in board production. The results were obtained by resistive and resistive-inductive loading of circuit, simulating the motor’s application as a load. Results of analyzes considered different amplitude modulation factors, as well as harmonic spectrum study on resistive-inductive load. Finally, it was observed the proper operation of the circuit as expected according to the simulations.
URI: http://repositorio.roca.utfpr.edu.br/jspui/handle/1/10085
Aparece nas coleções:CT - Engenharia Elétrica

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
CT_COELE_2016_1_10.pdf4 MBAdobe PDFVisualizar/Abrir


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.